Stap 17: VM 4.0: Inleiding tot gedrags Verilog
Gefeliciteerd! Je hebt gemaakt dit ver en nu is de tijd waar uw projecten kunnen krijgen super complex met relatief gemak met "gedrags" Verilog.Tot nu toe hebben we meestal besproken structurele logica in Verilog. Dit betekent dat uw circuit van gedrag is ingesteld eenmaal met toewijzen en ook logica verklaringen met behulp van onze operatoren logica en wanneer geprogrammeerd op het bord gedraagt zich als opgegeven zonder rekening te houden met wat de ingangen zijn (dit is niet te zeggen dat de ingangen hebben geen invloed op de output, slechts die elke mogelijke combinatie van ingangen wordt geëvalueerd met de exacte dezelfde logica). Gedrags logica kunt u wijzigen van een circuit de gedrag op basis van de status van gegeven ingangen.
Het idee dat vergelijkbaar is met dit soort Verilog code gevonden in non-HDL-programmeertalen zoals C/C++ wordt gezien in de vorm van controlelussen en als/anders/case-instructies.
De rest van VM 4 zal betrekking hebben op de basistypes van gedrags Verilog en manieren om het te implementeren.
We zullen ook bespreken het verschil tussen de verklaringen van blokkerende en niet-blokkerende; een concept is zeer belangrijk, maar vaak over het hoofd gezien. Zodra een onderwijs-assistent een student een vraag over de operationele specificaties van zijn project in mijn logische Circuits' lab hoorde, en toen de student niet een antwoord op een vraag die werd gemakkelijk beantwoord als hij door middel van de toewijzing gelezen helemaal voordat hij begon met het schrijven van code, de TA reageerde met iets ik, "Dit is een groot probleem dat zoveel ingenieurs gewoon de code schrijven en weet niet waarom ze deden wat ze gedaan hebben." Dit vast in mijn hoofd, en drong het tot me dat ik alleen te horen kreeg wanneer te gebruiken van de verklaringen van de blokkerende en niet-blokkerende maar nooit verteld waarom of wat het verschil was, dus dit is een onderwerp dat ik voel me zeer belangrijk te bespreken.