Stap 9: Voorbereiding voor het programmeren van je FPGA-Board
Dat klopt, de UCF.
Terwijl, zoals eerder vermeld, heeft elke digitale ontwerp bestuur fabrikant verschillende beperkingen voor de verschillende planken. Een beperking van de steekproef is als volgt:
NET "led" LOC = "M5";
NET gaat vooraf aan elke instructie, gevolgd door de naam van het net (in citaten), waarna de daadwerkelijke beperking van de locatie (ook in aanhalingstekens). De naam kan worden ingesteld op wat de ingenieur verlangens (hoewel de beste namen die het meeste zin in de minste hoeveelheid ruimte zijn brengen) en de beperking van de locatie aangeeft waar het "net" fysiek is aangesloten op de FPGA. Een opmerking in een UCF is anders dan aangegeven in de Verilog module; in een UCF, door een '#' te gebruiken om aan te duiden van een commentaar. Sommige IDEs hebben ingebouwde functies waarmee u commentaar batchcode uit door de gewenste code markeren en druk op een sneltoets combinatie of de knop in de IDE.
Dus als u moest doorlopen en een UCF bestand maken voor je board dat een beperking voor elke input en output bevat, zou uw IDE kundig voor wekken een bitstream voor uw FPGA-board, in combinatie met de Verilog-module die u eerder hebt gemaakt.
Het proces voor programmering van de verschillende FPGA planken varieert, dus verwijzen naar de fabrikant van uw Raad van bestuur voor specifieke instructies. De foto is mijn FPGA-board plus mijn twee cent pins jumper vervanging (tijdelijk, en ik niet adviseer jij dit tenzij u absoluut foutopsporing blijven moet alsof ik moest).
Kantlijnnotitie: Verilog modules worden opgeslagen in bestanden met de extensie .v en UCF bestanden in een .ucf indeling. Beide bestanden worden bewerkt met Kladblok of een andere teksteditor (Wordpad neigt te respecteren inspringen regels beter dan Notepad).
