Stap 2: Systeem architectuurontwerp met XPS gereedschap van EDK
Het grootste deel van de architectuur is de uBlaze microcontroller. Het is verbonden met vele GPIO randapparatuur voor het beheersen van LEDs, 7Segment, Image RAM inhoud en voor het lezen van zowel vanuit de DIP-schakelaars grafiekcontrolemechanisme de huidige regel- en kolomsjablonen voor debug. UBlaze is aangesloten ook de interruptcontroller als een randapparaat. Drukknoppen en interne timer zijn aangesloten als u wilt onderbreken controller.
Een ander belangrijk onderdeel van de architectuur is Image RAM-geheugen. Het RAM-geheugen wordt beschreven door een vhdl-code en is een eenvoudige dual RAM-geheugen. Deze RAM bevat de afbeelding grafiekcontrolemechanisme op LCD-scherm wordt weergegeven. De grootte van de afbeelding die in het RAM-geheugen is opgeslagen, is afhankelijk van de virtuele grootte van het LCD-scherm. De VmodTFT LCD heeft 272 lijnen en 480 kolommen en een kleurdiepte van 8 bits voor elke primaire kleur. Het aantal cellen van het RAM-geheugen is 130560 en elk bevat de gegevens over 24 bits. Daarom is de grootte van het LCD-scherm is ongeveer 3Mb. Het vereist 96 BRAM blok uit 135 de FPGA Artix7 heeft. De afbeelding RAM-geheugen is interfacing met Pixel Controller GPIO randapparaat voor uBlaze. Dit randapparaat schrijft op RAM de waarde van elke pixel. Dit is aangesloten op poort A van uBlaze. De poort B van de RAM is aangesloten op de grafische controller.
Het volgende deel van de systeemarchitectuur is grafische controller. De laatste opent de afbeelding RAM poort B met het signaal-adres en de poort B-uitgang is aangesloten op de ingang van de RGBin. De grafische controller is ook verbonden met de VmodMIB via de Pmod-verbindingslijnen om de pixelwaarde van elke van het scherm.
