CAL poly

Pulse • A CNC-cut sociale Bank

Pulse • A CNC-cut sociale Bank

Binnen onze sociale toolset is gesprek noodzakelijk om te communiceren en verbinden met mensen om ons heen. Iedere nieuwe ontmoeting biedt ons de gelegenheid om het interpreteren van de wereld door middel van nieuwe gezichtspunten, gelijktijdig uit t
FPGA zonnepaneel Optimizer

FPGA zonnepaneel Optimizer

Fotovoltaïsche zonne-energie: Maximale bestralingssterkte detectieFotovoltaïsche cellen omzetten licht in elektriciteit met behulp van silicium of sommige andere halfgeleidermateriaal door het absorberen van fotonen met genoeg energie te kloppen van
FPGA reis licht

FPGA reis licht

Hoewel recente technologische vooruitgang hebben geboekt onze wereld meer verbonden en toegankelijk dan ooit tevoren, deze dezelfde vooruitgang hebben verlicht de ernst van een groeiende wereldwijde crisis: de uitputting van de natuurlijke rijkdommen
Stap 8 FPGA Sequencer en Synthesizer

Stap 8 FPGA Sequencer en Synthesizer

In deze tutorial gaan we graag een stap 8 synthesizer voor onze FPGA-board. We zullen werken met de Digilient Nexys 2 board maar onze code kan worden gewijzigd voor andere boards. Dit project werd gebouwd door Tran van Lincoln en Joseph Coplon voor o
FPGA Tic Tac Toe

FPGA Tic Tac Toe

"Tic Tac Toe? Wat is dat? Ik heb nog nooit gehoord daarvan."-Niemand ooitDoor Ryan Frawley en Derek NguyenDeze gids zal u tonen hoe maak je een werkende Tic Tac Toe game in VHDL op een Nexys 2 FPGA-board. Deze tutorial werd gedaan voor een deel
Pulse: Sociale aanstichter

Pulse: Sociale aanstichter

Door de natuur wilt vreemden zitten ver uit elkaar. De dubbelzinnigheid van dit stuk creëert de illusie van vier afzonderlijke zitplaatsen, twee chaise lounge stoelen en twee bar kruk zetels. Echter, zodra twee mensen zitten, met name in de chaise-ty
VHDL lichtgevoelige Synth Machine

VHDL lichtgevoelige Synth Machine

Dit project en haar tutorial werden afgesloten als onderdeel van onze laatste project van CPE 133 op Cal Poly San Luis Obispo. Ons doel was om het maken van een complete logische wedstrijd in VHDL met behulp van een Nexys 3 FPGA-board en een onderdee