Stap 5: Ontwerp een 3 Input NAND logische poort
1. ontwerp het schema
• De drie input NAND krijgen drie transistoren in serie. Om gelijke opkomst en ondergang keer de grootte van 3 mag de transistoren in serie 3 keer groter.
• Dimensionering van de transistoren correct is essentieel voor een juiste schema.
2. ontwerp de lay-out
• Verkennen van het gebruik van vingers en multiplier parameters serie en parallel transistor combinaties te maken
• Minimaliseren het gebied van de lay-out
3. Controleer de lay-out
• Controleer of zowel de DRC en de LVS tests
Deliverables:
• Schema
• Lay-out
• Succesvolle DRC uitgang
• Succesvolle LVS uitgang
Elk product naar behoren moeten worden gedocumenteerd en gepresenteerd aan het onderwijs-assistent voor het practicumverslag vervaldatum.
