Cadans Tutorial: Silicium logica Gates (Iowa State University EE330 Lab 4) (4 / 6 stap)

Stap 4: Controleer of lay-out

De laatste stap van het ontwerpen van een omvormer is om te verifiëren dat de component correct is ontworpen. Er zijn twee belangrijkste tests die moeten worden voltooid om te controleren of het ontwerp. De eerste is het ontwerp regel schaak of de DRC. De Democratische Republiek Congo wordt gecontroleerd om ervoor te zorgen dat geen van de ontwerpregels die bepalen hoe de lay-out kan worden getrokken zijn geschonden. Deze regels omvatten vele verschillende regels, maar een paar veelgebruikte bestandstypen zijn minimale ruimte vereisten, minimale grootte en ruimte-eisen. De tweede test die moet worden voltooid is de lay-out versus schema of LVS test. Deze test vergelijkt de lay-out dat is ontworpen en controleert dat het overeenkomt met het schema. Om te slagen deze test het schema moeten beschikken over vergelijkbare voorziening maten en parameters en de lay-out moet elektrisch equivalent aan het schema.

De Test van de Democratische Republiek Congo:

1. de DRC controle uitvoert [fig 2]

A. Selecteer Controleer of ⇒ DRC...
B. Klik op OK

2. selectievakje DRC uitvoer in de command line

• Bijna alle lay-outs treedt er een fout van de eerste keer die de DRC is liep
• De DRC zal het rapporteren van fouten in het opdrachtvenster [fig 3]
• De DRC geeft geen fouten gevonden indien succesvol [fig 6]

3. Zoek naar eventuele fouten in de lay-out

• De fouten worden gemarkeerd met witte markeringen in het layoutvenster [fig 4]
• De markers kunnen worden verklaard door het selecteren van controleren ⇒ Markers ⇒ uitleg en vervolgens te klikken op de markering. Een textbox zal met een korte uitleg van de fout opduiken. [fig 5]

4. Corrigeer de fout

• Afhankelijk van het type fout er zullen verschillende oplossingen.
• De meeste van de fouten zijn geometrische aard en vereisen de lay-out worden heroverwogen.
• Vaak een rechthoek enigszins te verplaatsen zal een fout oplossen.

5. Herhaal de test en foutcorrectie DRC totdat er staan geen fouten

• Een succesvolle DRC zal worden gerapporteerd als 0 fouten in het opdrachtvenster. [fig 6]

LVS Test:

6. het circuit te halen [fig 7]

A. Selecteer controleren ⇒ Extract
B. Klik op OK

• Extractie schat de circuit parameters van het schema op basis van de lay-out
• Moet zijn voltooid voordat u met een LVS-test beginnen kunt
• De LVS eigenlijk vergelijkt de uitgepakte weergave voor het schema in plaats van de werkelijke indeling

7. start LVS [fig 8]

A. Selecteer Controleer of ⇒ LVS...
B. Selecteer omvormer schematische weergave
C. Selecteer omvormer geëxtraheerd weergave
D. Klik op ## run

8. wacht op de LVS om te voltooien

• Wanneer de LVS voltooid is zal een venster verschijnen met de status van de LVS-test. Als de windoe zegt het "Net-lijsten" overeenkomen met die wordt het schema en de lay-out simailar
• Als het venster het LVS meldt verzuimd te controleren dat de aanwijzingen in stap 7 naar behoren werden gevolgd worden uitgevoerd. Een veel voorkomende fout is om te kiezen voor de lay-out in plaats van de uitgepakte weergave.

9. onderzocht het uitvoerbestand

A. Selecteer Controleer of ⇒ LVS...
B. Selecteer Output [fig 8]
C. onderzoeken uitvoerbestand voor fouten

• Controleer voor "Net-lijsten match"
• Kijk voor fout vlaggen
• Het aantal apparaten moeten gelijk in het schema en weergaven hebt uitgepakt.

10. document succes

• Neem screenshots van beide keuring voor het practicumverslag