Stap 3: Maak testbench-bestand
1. de enable_sr van de module uit stop watch project importeren. Dat is het bestand dat we willen simuleren
2. Maak van de testbench module enable_sr_tb();
3. toets in- en uitgangen van de module enable_sr(). Vergeet niet dat de ingangen voor enable_sr is nu registreren type terwijl de uitgangen netwerktype geworden.
4. instantiëren de eenheid beproeven (uut) die de enable_sr
5. Genereer klok welke periode (T) 20ns is
6. de voorwaardelijke instructie gebruik maken van foutcontrole systeem. In dit voorbeeld willen we nagaan of er meer dan één cijfers zijn actief.
Opmerking: In het oorspronkelijke bestand van de enable_sr(), we moeten de eerste het patroon als 4' b0011 zodat er twee cijfers zijn actief maken fout.
7. gebruik systeem taak $display weer te geven van de fout
8. gebruik systeem taak $finish om te voltooien de simulatie op tijd 400ns