Bouw van de Hardware in een Scala van ingesloten taal (beitel) is een nieuwe manier om te beschrijven van hardware voor veld Programmable Gate Arrays (FPGA). Dit instructable zal u door het instellen van de installatie van een beitel en een paar leuke dingen die je met het doen kunt nemen. Een vertrouwdheid met de programmering wordt uitgegaan, maar kennis van FPGA of verilog is niet vereist.
Wat is een FPGA?
Een FPGA is een chip die is ontworpen om de programmeerbare logica circuit-hardware te hebben (Zie hier voor vergelijking met soortgelijke apparaten). Het bestaat uit verschillende kleine blokken genaamd slices. Deze segmenten kunnen worden geprogrammeerd om verschillende eenvoudige bewerkingen, zoals het toevoegen van getallen of eenvoudige logica voorwaardelijke instructies. Deze segmenten worden vervolgens met elkaar verbonden als meer ingewikkelde taken wilt uitvoeren. Een belangrijk verschil te onthouden bij het programmeren van een FPGA in vergelijking met traditionele CPU programmering is dat op een FPGA, alle signalen gelijktijdig worden verwerkt, in tegenstelling tot sequentieel en daarmee biedt taken sneller worden verwerkt bij snelheden voor bepaalde problemen. Dit is waar een FPGA heeft een voordeel ten opzichte van andere platformen.
Wat is Verilog?
Verilog is een hardwarebeschrijvingstaal gebruikt voor het configureren van de FPGA. Beitel is een taal die wordt gebruikt voor het genereren van verilog. Nadat het ontwerp is voltooid in verilog kan het sythesised in de specifieke plaatsing op de FPGA. Dit kan een ontwerp genereren zoals weergegeven in de afbeelding van electronicdesign.com
Waarom beitel?
Een van de grootste problemen met het gebruik van een FPGA is dat ze moeilijk te programma zijn. Dingen gebeuren tegelijk kunnen worden gecompliceerd. Beitel is een nette manier om het genereren van verilog met een zeer leuke manier om te testen uw ontwerp. Bovendien kunt het gemakkelijk parametrisatie van hardware, wat betekent dat uw ontwerpen zeer flexibel kan zijn.
